关于HT1302和HT1307以及HT8563不起振原因分析：
1.检查VCC供电电压是否正确
2.4个配置寄存器里面写入的数据与读出来的数据是否有差异
3.启停只需要靠秒寄存器的****位控制的。
4.调整精度方式是每1pF电容约等于0.1Hz频率，建议在20PF内运行。
5.晶振的频率是否匹配，电容越大，频率越低，且越难起振（起振时间长）32768.00Hz对应是24小时。
6.晶振劣质导致误差大。
7.晶振的测量方式需要选择精度更高的晶体振荡器需要一个超过500兆的频率计来测量。
8.关于HT1302特别注意时序图里8个连续上升沿为MCU写入1302的数据（I/O需在SCLK上升沿之前准备好数据），后8个连续下降沿为1302数据输出（SCLK下降沿后才能读取I/O的数据）。因此，对一个完整的读周期，SCLK总脉冲数为15个，不是16个。
9.在2个下降沿之间，I/O的波形发生了变化，正常的逻辑状态应该是非0即1，对应电平也是非L即H的，不会出现电压的明显变化，波形应该是规整的矩形波，这点可能与MCU的IO配置有关系。
10.读取秒寄存器数据，把****位BIT7(CH)设置为0，再把数据写回秒寄存器，这样做的目的是当发生时钟停走时，板子再次上电时能强行启动晶振。

RTC设计电路简约而不简单，时钟芯片的选择、晶振的选择、电路设计、器件放置、阻抗控制、PCB走线规范均会影响RTC的时间基准的稳定性。负载电容：

Cload= [ (Ca*Cb)/(Ca+Cb) ]+Cstray

其中Ca、Cb为接在晶振两引脚到地的外接电容，又叫对地电容，Cstray为晶振引脚至芯片管脚的走线电容（即杂散电容总和），一般Cstray的典型值取4~6pF之间。

如要满足晶振12.5pF负载电容的要求：

Cload= [ (15*15)/(15+15) ]+5=12.5pF

由于RTC的晶振输入电路具有很高的输入阻抗，因此它与晶振的连线犹如一个天线，很容易耦合系统其余电路的高频干扰。而干扰信号被耦合到晶振引脚导致时钟数的增加或者减少，考虑到线路板上大多数信号的频率高于32.768kHz，所以通常会发生额外的时钟脉冲计数，因此晶振应尽可能靠近OSC1和OSC2引脚放置，同时晶振、OSC1和OSC2的引脚****布成地平面。

如图1所示，R56、R57为I2C总线上拉电阻，HT8563中断输出及时钟输出均为开漏输出，所以也需要外接上拉电阻，如图1中的的R58、R59，若不使用这两个信号，对应的上拉电阻可以不用。

对于HT8563芯片，需外接时钟晶振32.768kHz 12.5pF(如图1的X1)，推荐使用±20ppm或更稳定的晶振。HT8563典型应用电路推荐使用15pF的晶振匹配电容，实际应用时可以作相应的调整，以使RTC获得更高精度的时钟源。一般晶振匹配电容在15pF～22pF之间调整。 建议选择18pF的外接电容较为合适。但值得一提的是，基于电路板实际杂散电容的差异，也曾遇到外接电容取值为22pF时, 时间更为****的情况。总之，如果时间快了，应该增大外接电容；时间慢了，则应该减小外接电容。

RTC晶振32.768KHz精度调整方法

设置HT8563时钟输出有效(CLKOUT)，输出频率为32.768KHz；
使用高精度频率计测量CLKOUT输出的频率；
根据测出的频率，对CB1、CB2、CB3作短接或断开调整，频率比32.768kHz偏高时，加大电容值，频率比32.768KHz偏低时，减小电容值。